那么，华为的“韬定律”又是如何做到“时间微缩”的呢？主要是从器件层面、电路层面、芯片层面和系统层面入手。

　　具体方法包括逻辑折叠、近存计算以及灵衢总线等。

　　逻辑折叠方面，田丰表示：“逻辑折叠将平面布局变为多层垂直堆叠，缩短走线物理长度，等效于在不换制程的前提下，让每个时钟周期内数据能‘跑更远’。对AI推理而言，片上SRAM频率直接影响KV Cache（键值缓存）的读写速度，KV Cache正是长文本推理的关键延迟来源。”

　　近存计算方面，田丰认为：“近存计算（Near-Memory Computing）是推理时代缓解‘内存墙’瓶颈最具工程可行性的路径，‘韬定律’的四层协同框架天然将其纳入器件层和电路层的τ优化目标，使其具备量产路径而非停留在实验室阶段。”

　　逻辑折叠、近存计算是芯片内部的结构调整，而灵衢总线更多是系统级优化。

　　田丰解释称：“灵衢总线重构计算系统互联协议，实现超节点统一内存编址和原生内存语义，其直接目标就是压缩数据在芯片间、机柜间的传输时延。这个方向与2026年全球资本涌向CXL（Compute Express Link，一种开放、行业标准的高速缓存一致性互连协议）存储架构的产业逻辑高度吻合。”

　　命中AI推理“数据搬运”瓶颈

　　关于近存计算，田丰介绍：“近存计算的逻辑是：既然数据必须移动，就把计算搬到数据旁边，而非把数据搬到计算单元。‘韬定律’在器件层优化晶体管和互连的寄生电容，直接降低单比特存取的能耗和时延，这是近存计算能效提升的物理基础。”