华为说，最终的答案就是逻辑折叠（LogicFolding）。逻辑折叠是一种设计方法，它将数字电路、模拟电路和存储电路划分到垂直堆叠的有源层中，遵循时间缩放原则，从而在性能、功耗和面积之间实现协同优化。

　　何庭波在会上说，“麒麟2026”手机芯片是逻辑折叠技术的首次成功实施。它基于全新的自由逻辑设计理念，由单层扩展至了双层，并实现晶体管密度等指标的大幅提升。“我们取得了一系列仅靠先进制程工艺难以取得的进步。”何庭波说，诸如此类的大量创新，会逐步落地到2027年及之后的量产芯片中。

　　“未来十年，我们会持续走向全面折叠，甚至走向更多层的折叠，持续优化从器件、电路，到芯片和系统的全栈性能。”何庭波说。

　　特里奥洛认为，这在技术上并非完全新颖。半导体行业多年来一直在朝这个方向发展，比如英伟达现在的优势不仅在于晶体管密度，更在于系统级集成。AMD也在追求小芯片堆叠和先进封装技术。苹果M系列的成功，很多程度上也归功于内存的本地化以及硬件与软件的垂直集成。“华为的做法是将这些趋势加以提炼，并将其提升为全面的后摩尔定律时代的解决方案。”

　　根据论文，在移动 SoC上，逻辑折叠（LogicFolding）在固定器件节点（即制程工艺不变）下，实现了55%的晶体管密度阶跃式提升，以及41%的能效增益。论文预计，到2031年，在器件和电路层面，晶体管密度将从155 MT/mm²（百万晶体管/平方毫米）提升到400+ MT/mm²。华为官方新闻稿中则写道，到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

　　对中国半导体产业有何影响？