华为半导体负责人何庭波在中国科学院科技论文预发布平台ChinaXiv上更新了论文《Huawei's τ Chip Was Supposed to Melt？》（华为韬芯片本应熔化吗？）。

　　这篇论文是对今年5月华为发布的“韬定律”的延续解读，也是对外界针对芯片发热问题的回应：折叠后单位面积晶体管激增，功率密度必然飙升，理应更热、更耗电， 而麒麟芯片实测结果，颠覆了这一推论。在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。

　　原因是在芯片内部，能量的主要消耗并非来自计算本身，而是来自数据传输。何庭波将其比喻为，人在工作日的精力消耗，不只来自伏案工作的几小时，通勤同样消耗大量能量。

　　韬定律与LogicFolding（逻辑折叠）技术的破局点，正在于此。麒麟芯片的功耗下降，不是来自计算更少，而是来自数据传输更少。一个SoC模块中超过80%的能量用于数据搬运。传统芯片把所有电路铺在一个平面上，信号要从芯片一头跑到另一头，穿越数百微米甚至更长的导线。逻辑折叠技术把电路折叠成垂直堆叠的两层，通过40纳米级键合工艺实现了1.5微米键合间距，每平方毫米约50万个垂直互连，信号不再水平“长途跋涉”，而是垂直“坐电梯”，距离缩短了一个数量级。

　　据论文披露，其典型核心走线的长度可缩短约20%，部分关键路径缩短达70%；某处理模块的时钟布线缩短28%，时钟缓冲器数量从4.36万个降至1.9万个。